使用R128 QSPI DMA发送 每两个字节间多拉低一个周期是什么原因？

[Bubble]

想问一个qspi的问题，使用多个数据dma传输时 时钟型号会在每发送两个字节后多拉低一个周期，是什么配置的问题吗？我的配置是使用SPI驱动测试里的配置。

[Jingyan]

只有将数据写进TXFIFO中，控制器才会打出时钟。这可能是数据从DDR写入FIFO的速度低于SPI控制器往外发的速度。
这种现象并不会影响实际的通信数据。